并发数据结构:谈谈volatile变量
并发数据结构:谈谈volatile变量2011-08-07 博客园 Angel Lucifer由来在CLR 2.0 Memory Model中,我们知道现代CPU架构从CPU到Memory Controller每一级都有速度,容量 不同的高速缓存。之所以这样设计,主要是因为性能。为了进一步提升性能,当线程读取内存中所期望的 元素值时,CPU并不是只读取我们所期望的元素值,它实际上会同时读取该值周围的若干字节,并将其放 入高速缓存中。这是因为应用程序通常读取...